

CUCEI

Actividad 2:

Compuertas lógicas

Arquitectura de computadoras

sección D12

Jorge Ernesto Lopez Arce Delgado

María del Sagrario Lomelí Mejía

Ingeniería informática (INFO) 224778592

3 de febrero de 2026.

Introducción:

Compuertas Lógicas

Homero Mejía María
del Sagrado
1-02-2026

FPGA

Field Programmable Gate Array (FPGA) es una forma de arquitectura de hardware que permite a los usuarios personalizar circuitos desde cualquier lugar y en cualquier momento.

Las FPGA se pueden configurar y reconfigurar para utilizarla en otras aplicaciones. Son "reconfigurables".

Vienen como lienzos en blanco, pueden programarse para diferentes casos de uso, esto significa que pueden realizarse pruebas hasta que se logre el resultado deseado.

Verilog

Verilog es ideal si se desea programar FPGAs con unas pocas líneas de código. Este lenguaje es comparable al C aunque está diseñado para la arquitectura de hardware. Verilog se creó para hacer el HDL más flexible y robusto.

HDL (Hardware Description Language). Verilog en ocasiones llamado Verilog HDL, soporta diseño, prueba e implementación de circuitos analógicos, digitales y de señal mixta.

Las compuertas lógicas están hechas de transistores, estos mismos actúan como interruptores electrónicos.

NMOS: Se cierra (conduce) cuando recibe 1

PMOS: Se cierra (conduce) cuando recibe 0


Compuerta AND

La salida estará en estado alto si las dos entradas se encuentran en estado alto; se podría considerar como una multiplicación binaria.


- Operación: $Q = A \cdot B$

A	B	Q
0	0	0
0	1	0
1	0	0
1	1	1

Tabla de Verdad



Símbolo




Compuerta OR

La salida estará en estado Alto cuando cualquier entrada o ambas estén en estado alto. De tal manera que parece una suma lógica.

Operación: $Q = A + B$


A	B	Q
0	0	0
0	1	1
1	0	1
1	1	1



Compuerta NOT

El estado de salida es inversa a la entrada. Evidentemente es una negación: $Q = \bar{A}$

A	Q
0	1
1	0





Compuerta NAND

Cuando las dos entradas estén en estado alto la salida estará en estado bajo, es la negación de AND.

Operación: $Q = \overline{A \cdot B}$

A	B	Q
0	0	1
0	1	1
1	0	1
1	1	0






Compuerta NOR

Cuando las dos entradas estén en estado bajo la salida estará en estado alto. Una OR negada.

Operación: $Q = \overline{A + B}$

A	B	Q
0	0	1
0	1	0
1	0	0
1	1	0





Objetivo y desarrollo:

Esta actividad se realizó usando modelsim como simulador y Verilog como lenguaje. El objetivo principal fue diseñar un módulo que, a partir de dos entradas digitales (a y b), generará las salidas correspondientes a distintas compuertas lógicas básicas, dos entradas y siete salidas en donde cada salida representa una operación diferente:

AND ($c = a \& b$)

OR ($d = a \mid b$)

NOT ($e = \sim a$)

XOR ($f = a \wedge b$)

NAND ($g = \sim(a \& b)$)

NOR ($h = \sim(a \mid b)$)

XNOR ($i = \sim(a \wedge b)$)

El lenguaje no parece complicado de usar, los operadores lógicos se usan de manera similar a C. El uso de assign permite hacer una operación lógica directa.

Usar modelsim por primera vez fue interesante. Familiarizarse con el entorno de trabajo fue complicado debido al uso del simulador, pero nada que con práctica y paciencia no se pueda resolver.

Conclusiones:

Esta actividad fue interesante en todos sus aspectos. Desde la configuración inicial de modelsim, hasta implementar las compuertas lógicas. La investigación de la teoría fue de gran ayuda para tratar de comprender cómo funcionan las compuertas. A grandes rasgos la práctica fue una introducción adecuada al desarrollo de módulos y el uso del simulador.

Referencias:

Transistores en compuertas lógicas. (2016, septiembre 18). tantakatanblog.

<https://tantakatanblog.wordpress.com/2016/09/18/transistores/>

Torres, H. (2017, octubre 22). Compuertas Lógicas. *HeTPro-Tutoriales*.

<https://hetpro-store.com/TUTORIALES/compuertas-logicas/>